sme.sk
 

Meta:

Za prácu už hlasovalo
30 čitateľov
Zaujala aj vás? Hlasujte!

NÁVRH A IMPLEMENTÁCIA CELOČÍSLICOVÉHO FÁZOVÉHO ZÁVESU V REKONFIGUROVATEĽNÝCH HRADLOVÝCH POLIACH FPGA

Marek Kubáň (Školiteľ: doc. Ing. Alexander Šatka, PhD.) | pridané: 20. apríla 2009

Abstrakt diplomovej práce:

Práca sa zaoberá návrhom a implementáciou modulárneho celočíslicového fázového závesu typu Costasova slučka v rekonfigurovateľných hradlových poliach FPGA. V rámci práce boli navrhnuté a v jazyku VHDL zrealizované funkčné bloky celočíslicového fázového závesu, z ktorých sme zostavili Costasovu slučku. Detekcia fázového rozdielu dvoch signálov sa vykonáva pomocou zmiešavača (násobiča). Na potlačenie nežiaducich zložiek signálu je použitý dolnopriepustný hrebeňový filter druhého rádu typu IIR. Číslicovo riadený generátor harmonického signálu so synfáznym kvadratúrnym výstupom, pracuje na princípe tabuľkovej metódy. Syntézu

zo zdrojového kódu VHDL sme vykonali v prostredí Xilinx ISE Webpack 10.1

Funkčnosť blokov ako aj celého systému sme overili simuláciou v prostredí Mentor Graphics ModelSim XE a implementáciou vo vývojovej doske Memec Design Spartan-II 200 PCI Development Kit s rozširujúcim analógovým modulom Memec P160 Analog Module. Implementovanú Costasovu slučku sme použili ako koherentný

demodulátor harmonických, trojuholníkových a pravouhlých amplitúdovo a frekvenčne modulovaných signálov.

Diskusia k vedeckej práci:

Dostupnosť diplomovej práce:

Diplomovú prácu poskytne autor na záujemcom na požiadanie (pošlite autorovi správu cez doleuvedený formulár).

Diplomová práca sa nachádza v knižnici tejto vysokej školy:
Slovenská technická univerzita v Bratislave - Fakulta elektrotechnity a informatiky - Katedra mikroelektroniky

Slovenská technická univerzita v Bratislave, Fakulta elektrotechniky a informatiky, Knižnica
Ilkovičova 3
Bratislava 1
812 19
http://www.elf.stuba.sk/

Kontakt na autora diplomovej práce

Správa pre diplomanta/autora:

Bezpečnostný kód:
Kontrola
 

Bibliografický odkaz

KUBÁŇ, Marek: NÁVRH A IMPLEMENTÁCIA CELOČÍSLICOVÉHO FÁZOVÉHO ZÁVESU V REKONFIGUROVATEĽNÝCH HRADLOVÝCH POLIACH FPGA [ Diplomová práca ] Slovenská technická univerzita v Bratislave, Fakulta elektrotechnity a informatiky, Katedra mikroelektroniky. Školiteľ: doc. Ing. Alexander Šatka, PhD.. Rok obhajoby: 2009

Diploma Thesis:

DESIGN AND IMPLEMENTATION OF ALLDIGITAL PHASE LOCKED LOOP IN RECONFIGURABLE GATE ARRAYS FPGA

Marek Kubáň (Supervisor: doc. Ing. Alexander Šatka, PhD.) | added: 20. apríla 2009

Abstract of diploma thesis:

The aim of this work is to design and implement modular all-digital phase locked loop of the Costas loop type in reconfigurable gate arrays FPGA. Designed building blocks of all-digital phase locked loop are created by behavioral modeling in VHDL and combined to establish Costas loop. Detection of phase difference of two signals is done by using mixer (multiplier).

The aim of this work is to design and implement modular all-digital phase locked loop of the Costas loop type in reconfigurable gate arrays FPGA. Designed building blocks of all-digital phase locked loop are created by behavioral modeling in VHDL

and combined to establish Costas loop. Detection of phase difference of two signals is done by using mixer (multiplier). Suppression of high frequency components is done with the help of second order IIR low-pass comb filter. Numerically controlled

oscillator that has two outputs to generate inphase and quadrature harmonic signals is based on look-up-table. Synthesis from VHDL code was made in Xilinx ISE Webpack 10.1. Building blocks of ADPLL and complete Costas loop was verified by simulation in Mentor Graphics ModelSim XE and implementation in Memec Design Spartan-II 200 PCI Development Kit with analog module Memec Design P160. The implemented Costas loop was used as coherent demodulator of harmonic, triangle

and square amplitude and frequency modulated signals.